(19)3 #4(#### (JP) (12) 公開特許公報(A)

[11] 特許出額公開番号

特開平6-196494

(43) 公開日 - 卒成ら年(1994) 7月15日

(51) Int.Cl.;		識別記号	庁内整理番号	FI		技術表示箇所
H 0 1 L	21/336					
	23/784					
			9054 - 4M	H01L 29/78	3 0 1 L	
			9054 - 4M		301 P	
				Community Total Con	4- 14-IA	4 3 1 2 4 4 1 1

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号 持履	≨ ₩4 −342488
-------------	---------------------

(32)出願日 平成4年(1992)12月22日

(71)出願人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28

G

(72)発明者 中村 議二

東京都千代田区内幸町2丁目2番3号 川

崎製鉄株式会社東京本社内


(74)代理人 弁理士 小杉 佳男 (外1名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】レDDトランジスタ構造のゲート電極形成を1 回のイオン注入によって実施でき、優れたLDD構造を 得る。

【構成】ゲート電極形成において、基板1、ゲートS1 C: 膜2上に最初にポリシリコン3を成膜し、その上に アモルファスシリコン4を成膜し、フォトレジスト5を 載せて、このシリコン膜をノンドープのままドライエッ チング6を行う。アモルファスシニコン4の側面では垂 直になり、ボコシリコン3の側面9はデーパ状となる。 次にイオン住人すれば優れたしつし構造のゲート電極が 形成される。



【特許清定の範囲】

【請求頃・】 しいのトランごスタ構造の形成におい 最初にポリシリコンを成膜し、引き続きアモルファ スシリコンを成膜し、このシリコン膜をノンドープのま まドラ・エッチングし、ゲート電極を形成した後、ゲー ト及びマース、ドレイン領域に同時に不純物イオン注入 を行うことを特徴とする半導体装置の製造方法。

【発明工詳細な説明】

(0.0.0.11)

を有する半導体装置の製造方法に関する。

[0002]

【従来の技術】しいD(lightly doped d t i i n:低速度ドープドレイン)トランゴスタは、 一般によの工程によって作成されている。

(1: ピート電極を形成する。

(2) イオン注入により低濃度の、浅り 7ース・ドレイ ン領域を折成する。

(3) CVDによって酸化膜デポジッションを行う。

ドウェールを形成する。このサイドウォールにより、次 の工程でイオン性人された領域の横方向拡散の先端部は ポリン・コンの位置とサイドウォールの幅によって決ま

(5) 子オン注入によって高濃度のソース・ドレイン領 域を形成する。このとき、エートは高濃度にドープされ たけって・ドレイン領域とサーバーラップ世ず、ドレイ ノーチャンは小界面における低い不純物口配を実現する ことができる。

[0033]

【発明が解決しようとする課題】上記定来技術ではイナ ン注人工程が2回となるほか、サイドフォール形成工程 などプロセスが複雑でコストがかかる。またサイドウェ ール形成の際のS: O2 エッチングによってSI基板の 拥れ込みが生じ、これが欠陥層のもとになり、接合リー クが発生するという問題があった。

【じつ(4】本発明はこのような問題点を解決し、簡易 に、優れたLDDトランジニタを形成する方法を提供す ることを目的とする。

[0005]

【課題を解決するための手段】本発明は、ゲート電極材 料の下層をポリシリコン、三層を下モルファスシリコン とし、コンドープのまま異点性エッチングを行うことに よって、上層のアモルファスシリコン層の御壁は垂直 に、「等のポリシリコン層の側壁はデーバル状にエッチ シブされることを利用している。この霧、エマチングを 件はマルチステップにする必要はなくアモルファアシリ コン質を垂直にエッチン でできる条件の1 円程のなでよ

ーネル側にはF*ある。はAs*を、Pチャネル側には B1 あるいは日子にをイイン准さする。これによりリー ア・ドレインも校と同時にデート電極にも高濃度に不絶 物を注入することがででき、また、ゲート電極のポリシ リコン智がデーパ形状となっているため、このリース・ ドレインへの高濃度とはレ註入を1回だけ行うことによ って、LDD構造をお式することが可能となる。

[0 0 0 71

【作用】 逆来方法では、(1) ゲートポリシココン成 【産業上の利用分野】本発明はLDDトランジスタ構造 20 膜、(2) 不純物注入及びアニール、(3) ピート加 工、(4:低濃度イオン注入、(5)サイドウォール形 成、(6)高濃度イオン住入とう工程必要であったが、 本発明方法によれば、(ユ・ゲート(ボリノアモルファ スパシリコン残漠、 ほり ポート加工、(2) 病濃度イ オン注入。(d. ゲートエッチング (等方エッチ)と4 工程に省略することができる。

【00008】ポリシリコン成蹊とでモルファスンサコン 成膜は減圧CVD装置により、流膜温度をもり) ℃以 上、5.7.1℃以下にそれぞれ設定し、成膜途中で変更す (4) 異方性エッチングを行い、ゲート電極側壁にサイー20 ることにより同一工程において成装することができる。 また、サイドウォールを成けおける5 ECoc エーチング を省略することができるので、基板の掘れ込みが生じな ン4、従って、接合リーク欠陥を防ぐことができる。

[0.00.4]

【実施例】ゲート酸化膜止に、減圧のVロ装置で、ポリ シリコンでびアモルファスンプコン膜を成膜する。この シーケンスを図るに示した。ポリンガコン膜をり20℃ で1500人成膜も、 井川シ リコン成膜後、炉に温度を 550℃に下げることによって、アモルファス: リコン 30 を成膜する。アモルファフミジコンの膜厚は3000人 とする。図1にこれを完すもので、シリコン基板1、ゲ ートS、02 膜2の元に62) たでポリシリコン3を1 500点、その上にアモルファストリコン4を3000 点形成し、フォトレジスト3を載せたものである。

【0010】次にR1E装置で次の条件によりゲートエ ッチングする。

使用ガス : CC Li //He / O:

 $= 39.0 \sim 1.0.00 \times 3.5.0 \times 2.0$ (s.c.sm)

7E+1 :190~360 mTorre

40 RF/4U-: 120~150 W

電極温度 : 4.5~55 (だ)

| 図2に示すように、異ち性エッチ、ダ6を受けたアモル ファスシリコショの層の側面では垂直に、ポリショコン 3の間の側面をはデーバまれとなる。図3は示すように ポリシリコン3のデーバ制材となる幅は0、15gm粒 変である。

【りり1:1】 近に図りて日本ように基板内に領域り内に イナ) 佐入を行う。 メチャク (耐にはA s を 1 0 M e で、ネット ペーコm・でイナンな人し、アチャネル側 【こと)3】句に「一ス・ドレイン領域形成のためNチ(む)にはBPLを4~EEV、3~103//cm- ヤイオン

往入する。ゲート電機12にも所濃度に下純物注入を行うことができ、次いでアニー(すると、図5に示すようにパチャンネル側ではN ソース・ドレイン10、パソース・ドンイン11が形成される。

3

【0012】最後に対ってドすようにゲート1月コン権 12をケミカルドライエッチにより等方エッチングに ゲート下端の長さをドース・ドンインの低濃度制に合き ようにする。エッチング部13のエッチング量は109 り入である。このようにして形成されたトランジスタ は、従来のサイドウォール長0、15 mmのLDEトラール ンジスタと同等の性能をもっている。

[0013]

(発明の効果) 本発明によれば、下層にはポリッサコン層、上層にはアモルファストリコン層を形成し、これをフンドープのままドライエ・チングすることによってアモルファス層の側面は鉛値に、ポリシリコン層の側面はデーバ切となる。従って、1回のイオン注入によって、優れた100構造をも1ドレイン領域を形成することが可能となった。


【図面の簡単な説明】


- 【図1】レビスト皮形時の新油鋼である。
- 【劉2】異方件エッチング工程の説明図である。
- 【図3】異方性エッチンプ工程終了時の説明図である。
- 【図4】 イナン往入工程の説明図である。
- 【315】 변鈍後の断面図である。
- 【216】シリコンエッチング工程の断面図である。
- 【対7】シリコン成膜時の温度バターン図である。

【符号の説明】


$I \iota' = 1$	2: 昼秋	2	ゲートSェ
·D ₂	膜		
3	ポリシリコン	4	アモルファ
Xo	U=:		
ō	フォトレジスト	6	エッチング
7,	8 知面	9	領域
1.0	Nº ソース・ドレイン	1:	N* 9 =
χ.	ドレイン		
1.2	ゲートシリコン膜	1 3	エッチン
子部			

[M1] (M2) [M3]









[M7]

